IBM实现全球首个亚1纳米芯片技术突破

突破摩尔定律的里程碑

2026年6月25日，IBM在年度技术论坛上正式宣布，其研究人员成功开发出全球首个亚1纳米（sub-1nm）芯片制造工艺。该技术通过垂直堆叠的纳米片晶体管（nanosheet）结构，将栅极长度缩小至0.9纳米以下，比当前最先进的3纳米工艺提升了近四倍的晶体管密度。IBM表示，这一突破将使得芯片在同等尺寸下拥有更多计算核心，或显著降低功耗。

纳米堆栈晶体管：原理与创新

传统芯片制造依赖平面晶体管不断缩小尺寸，但随着制程进入5纳米以下，量子隧穿效应和散热问题愈发严重。IBM的新方案采用垂直堆叠的纳米片晶体管（IBM称之为“纳米堆栈”），将多个纳米片上下叠加，并通过新型高介电常数材料（high-k dielectric）和金属栅极（metal gate）优化电流控制。据IBM首席科学家Mukesh Khare介绍，该结构可有效降低泄漏电流，同时在相同芯片面积内集成更多晶体管，从而在性能提升30%的同时降低能耗40%。

“我们不是在简单地缩小晶体管，而是从根本上改变了晶体管的架构。纳米堆栈技术为人工智能、云计算和量子计算等数据密集型应用提供了前所未有的能效比。”——IBM研究院混合云与系统部门副总裁Mukesh Khare

行业背景与竞争格局

当前半导体行业正处于从3纳米向2纳米过渡的关键阶段。台积电（TSMC）计划于2027年量产2纳米工艺，三星（Samsung）同样在加紧研发3纳米GAA（Gate-All-Around）技术。IBM此次公布的亚1纳米技术虽然尚未进入量产，但其在实验室层面的成功验证了延续摩尔定律的可行性。值得注意的是，IBM早在2021年就曾展示过2纳米纳米片技术，此次亚1纳米技术可视为其长期基础研究的结晶。

从产业链角度看，芯片制造每突破1纳米节点，所需的光刻、刻蚀、薄膜沉积设备精度都需要跨代升级。IBM此次采用的是极紫外（EUV）光刻与自组装技术（DSA）结合的方法，使得晶圆图案化精度达到亚纳米级。然而，业内专家指出，从实验室到量产通常需要5至8年时间，且良率爬升、成本控制将是巨大挑战。IBM目前主要通过技术授权与合作伙伴（如三星、英特尔）推进商业化，自身并不大规模造芯。

编者按：亚1纳米是终点还是新起点？

摩尔定律已持续驱动芯片产业半个多世纪，但进入5纳米后，单纯缩小尺寸的经济性逐步下降。IBM的亚1纳米技术证明，通过材料创新和三维架构，摩尔定律在原子尺度上仍可延伸。不过，这场竞赛的真正赢家将不只在实验室，更在于能否在量产中平衡性能、成本与良率。对于AI大模型训练、自动驾驶芯片等对算力极度饥渴的领域，亚1纳米节点意味着可在一个封装内集成万亿级晶体管，为通用人工智能（AGI）的硬件基础铺路。正如IBM所强调的，这项技术不仅是芯片制造的一次跃进，更是“后摩尔时代”异构计算融合的关键拼图。

本文编译自Ars Technica